Intel zeigt RibbonFets und PowerVias für 20A-Node.
IBM zeigt einen 2-nm-Testchip mit GAA-Technik (), die mittels Nanosheets und EUV geschaffen wurde.
Intel gibt an, seit 2017 die Fertigungskapazität für 14 nm und 10 nm verdoppelt haben.
NXP zeigt die 150-nm-Fab für 5G-Hochfrequenz-Leistungsverstärker auf Galliumnitrid-Basis.
Während die Jedec maximal DDR4-3200 spezifiziert hat, ist derzeit bis zu DDR5-8400 geplant, der Marktstart hingegen soll mit DDR5-4800 erfolgen. Dabei ist zu berücksichtigen, dass bereits DDR5-3200 mehr effektive Bandbreite aufweist als DDR4-3200.
Zeiss erläutert EUV, genauer die verwendeten Spiegel.
Bosch zeigt seine Halbleiter-Fab in Reutlingen.
Intel zeigt Co-EMIB, ein Verfahren um bereits vertikal gestapelte Chips auch noch horizontal zu verbinden.
Samsung erläutert den eigenen 3-nm-Prozess, der als 3GAE bezeichnet wird. Er umfasst extrem ultra-violette Strahlung (EUV) und nutzt Transistoren, bei denen das Gate den aus Nanosheets bestehenden Channel komplett umschließt.
Ein neues Herstellungsverfahren der Nano-Technologie soll bei IBM künftig für schnellere und sparsamere Prozessoren sorgen. John Kelly, IBM Senior-Vize-Präsident Technology and Intellectual Property, über Airgap.
